数电篮球比赛计分器_篮球计分器电路图

1.74163计数器问题，数电

2.急求一个报警电路设计（数电）～帮帮忙

3.数电实验如何用90芯片设计58进制计数器

4.数电方面 时序控制 用555定时器和数字计数器芯片组成一个集成电路，实现对 四个开关量的控制 具体如下：

5.数电抢答器设计

目录1设计目的32设计要求指标32.1基本功能32.2扩展功能43．方案论证与比较44总体框图设计45电路原理分析45.1数字钟的构成45.1.1分频器电路55.1.2时间计数器电路55.1.3分频器电路65.1.4振荡器电路65.1.5数字时钟的计数显示电路65.2校时电路75.3整点报时电路86系统仿真与调试87.结论8参考文献9实验作品附图10数字钟摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。1设计目的1．掌握数字钟的设计、组装与调试方法。2．熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。3．掌握面包板结构及其接线方法4．熟悉仿真软件的使用。2设计要求及指标2．1基本功能1）时钟显示功能，能够正确显示“时”、“分”、“秒”。2）具有快速校准时、分、秒的功能。3）用555定时器与RC组成的多谐振荡器产生一个标准频率（1Hz）的方波脉冲信号。2．2扩展功能1）用晶体振荡器产生一个标准频率（1Hz）的脉冲信号。2）具有整点报时的功能。3）具有闹钟的功能。4）……3、方案论证与比较本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。我们组依然同时设计了555和晶振两个信号产生电路。（本实验报告中着重按照原方案设计的555电路进行说明）4、系统设计框图数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。‘时’显示由二十四进制计数器、译码器、显示器构成，‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。其原理框图如图1.1所示。5、电路原理分析5.1数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号。数字钟原理框图（1.1）5．1.1振荡器电路555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号。其中OUT为输出。5.1.2时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器.5.1.3分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。5.1.4振荡器电路利用555定时器组成的多谐振荡器接通电源后，电容C1被充电，当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定周期的脉冲，通过改变电路上器件的值可以微调脉冲周期。5.1.5数字时钟的计数显示控制在设计中，我们使用的是74**160十进制计数器，来实现计数的功能，实验中主要用到了160的置数清零功能（特点：消耗一个时钟脉冲），清零功能（特点：不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。电路的控制原理如下：秒钟由个位向十位进位：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数，用的是置数的方式（利用RCO端口），当电路计数到1001的时候用一个二输入与非门接上级输入的高位和低位输出作为下级的信号，实现了秒区的个位和十位的显示与控制。设计中注意到接的是一个与非门而不是与门，目标在产生一个时钟脉冲。实现正确的显示。由秒区向分区的显示控制：基本原理同上，在秒区十位向时区个位显示的时：0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。分区的显示及整体电路反馈清零：当数值显示达到：23：59的时候要实现清零的工作，用CLR清零的方式反馈清零。具体设计接出控制端的9，5，3，2用十六进制表示后高电平对应引脚接与非，将非门输出信号的值反馈给各个160芯片的清零端（CLR）既可以实现清零了。5.2校时功能的实现当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正功能,因此,应截断分个位的直接计数通路,并用正常计时信号与校正信号可以随时切换的电路接入其中.在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个的脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在相对应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。5.3报时的实现报时功能的实现原理较为简单，即对所需要报时的输出量进行控制，并对控制产生的信号作为LED显示的信号源，电路连接中要注意到的是在实现LED显示的时候最好连接上一个保护电阻对LED灯器到保护的作用。例如我们的校时时间是23：59，0010—0011—0101—1001；利用相应的门电路实现满足端口输出是上述条件的时候进行报时即可。6、系统仿真与调试7、结论学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是毕业生是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。另外在这次实验中我们遇到了不少的问题针对不同的问题我们取不同的解决方法，最终一一解决设计中遇到的问题。还有在实验设计中我们曾遇到多块芯片以及数码管损坏的情况造成了数字钟的显示没有达到预期的效果，或是根本不显示，通过错误排除最终确认是元件问题，并向老师咨询跟换元件最终的到解决。在我们曾经遇到不懂的问题时，利用网上的，搜索查找得到需要的信息。62

74163计数器问题，数电

数字电子技术课程设计报告

题 目: 数字钟的设计与制作

学 年

学 期:

专 业 班 级:

学 号: 姓 名:

指导教师及职称:讲师

时 间:

地点：

设计目的

熟悉集成电路的引脚安排.

掌握各芯片的逻辑功能及使用方法.

了解面包板结构及其接线方法.

了解数字钟的组成及工作原理.

熟悉数字钟的设计与制作.

设计要求

1.设计指标

时间以24小时为一个周期;

显示时,分,秒;

有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;

计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;

为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.

2.设计要求

画出电路原理图(或仿真电路图);

元器件及参数选择;

电路仿真与调试;

PCB文件生成与打印输出.

3.制作要求 自行装配和调试,并能发现问题和解决问题.

4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会.

设计原理及其框图

1.数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.

图3-1 数字钟的组成框图

⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.

⑵分频器电路

分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.

⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器.

⑷译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流.

⑸数码管

数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管.

2.数字钟的工作原理

1)晶体振荡器电路

晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定.

图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体,电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波.输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器.电容C1,C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确.

晶体XTAL的频率选为32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数.

从有关手册中,可查得C1,C2均为30pF.当要求频率准确度和稳定度更高时,还可接入校正电容并取温度补偿措施.

由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ.较高的反馈电阻有利于提高振荡频率的稳定性.

非门电路可选74HC00.

图3-2 COMS晶体振荡器

2)分频器电路

通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频.

通常实现分频器的电路是计数器电路,一般用多级2进制计数器来实现.例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等.

本实验中用CD4060来构成分频电路.CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便.

CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ,其内部框图如图3-3所示,从图中可以看出,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能.

图3-3 CD4046内部框图

3)时间计数单元

时间计数单元有时计数,分计数和秒计数等几个部分.

时计数单元一般为12进制计数器计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码.

一般用10进制计数器74HC390来实现时间计数单元的计数功能.为减少器件使用数量,可选74HC390,其内部逻辑框图如图 2.3所示.该器件为双2—5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效).

图3-4 74HC390(1/2)内部逻辑框图

秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可.CPA(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CPA相连.

秒十位计数单元为6进制计数器,需要进制转换.将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示,其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连.

图3-5 10进制——6进制计数器转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连.

时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为12进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行12进制转换.利用1片74HC390实现12进制计数功能的电路如图3-6所示.

另外,图3-6所示电路中,尚余-2进制计数单元,正好可作为分频器2HZ输出信号转化为1HZ信号之用.

图3-6 12进制计数器电路

4)译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用CD4511作为显示译码电路,选用LED数码管作为显示单元电路.

5)校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.

根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并用正常计时信号与校正信号可以随时切换的电路接入其中.图3-7所示即为带有基本RS触发器的校时电路,

图3-7 带有消抖动电路的校正电路

6)整点报时电路

一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示.

根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号.报时电路选74HC30,选蜂鸣器为电声器件.

元器件

1.实验中所需的器材

5V电源.

面包板1块.

示波器.

万用表.

镊子1把.

剪刀1把.

网络线2米/人.

共阴八段数码管6个.

CD4511集成块6块.

CD4060集成块1块.

74HC390集成块3块.

74HC51集成块1块.

74HC00集成块5块.

74HC30集成块1块.

10MΩ电阻5个.

500Ω电阻14个.

30p电容2个.

32.768k时钟晶体1个.

蜂鸣器.

2.芯片内部结构图及引脚图

图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器

图4-3 CD4060BD 图4-4 74HC390D

图4-5 74HC51D 图4-6 74HC30

3.面包板内部结构图

面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之间不相通.

个功能块电路图

一个CD4511和一个LED数码管连接成一个CD4511驱动电路,数码管可从0---9显示,以次来检查数码管的好坏,见附图5-1.

图5-1 4511驱动电路

利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示,见附图5-2.

图5-2 74390十进制计数器

利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00和一个晶振连接成一个六进制计数器,数码管从0—6显示,见附图5-3.

图5-3 74390六进制计数器

利用一个六进制电路和一个十进制连接成一个六十进制电路,电路可从0—59显示,见附图5-4.

图5-4 六十进制电路

利用两个六十进制的电路合成一个双六十进制电路,两个六十进制之间有进位,见附图5-5.

图5-5 双六十进制电路

利用CD4060,电阻及晶振连接成一个分频——晶振电路,见附图5-6.

图5-6 分频—晶振电路

利用74HC51D和74HC00及电阻连接成一个校时电路,见附图5-7.

图5-7 校时电路

利用74HC30和蜂鸣器连接成整点报时电路.见附图5-8.

图5-8 整点报时电路

利用两个六十进制和一个十二进制连接成一个时,分,秒都会进位的电路总图,见附图5-9.

图5-9 时,分,秒的进位连接图

总接线元件布局简图,见附图6-1

芯片连接图见附图7-1

八,总结

设计过程中遇到的问题及其解决方法.

在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至.

在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失.用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了.其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示.

在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至.

在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示.

在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.

在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时.

连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的5脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数.

2.设计体会

在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.

在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.

在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏.又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的.

在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.

3.对该设计的建议

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.

急求一个报警电路设计（数电）～帮帮忙

一问，左片计到1111，co=1，右片允许计数，你些你说对了。之后，再来一个cp脉冲，左片回0000，右片计一个数，实现左片(低四位)向右片(高四位)进位。左片回0000后，co=0，右片又停止计数，因CTP，CTT为0，禁止计数。左片继续计数，再计1111，又重复，co=1，右片加1。

二问，只有右片计到1111，co=1，经非门后加到两片的LD端，准备置数。关键是要等下一个cp脉冲到来后，左，右两片都被置数，从设置的初值重新计数。

应该说，这种接法，纯粹是为了考试编的题，实际分频真这么接，是脑子进水了。

数电实验如何用90芯片设计58进制计数器

使用蜂鸣器来做报警,用MCU的一个端口来控制报警器.

当计时时间到,MCU直接给出5V电压,蜂鸣器就会狂响不已.

或者用一个继电器来控制一个喇叭.加上灯泡后还可以光报警.

可买闪烁灯泡或自己用timer定时闪烁.

很简单的,有问题jiangnanshanshang@163

数电方面 时序控制 用555定时器和数字计数器芯片组成一个集成电路，实现对 四个开关量的控制 具体如下：

今天小编要和大家分享的是74ls90,计数器相关信息，接下来我将从74ls90设计60进制计数器，实验7_74ls90任意进制计数器这几个方面来介绍。

实验7_74ls90任意进制计数器

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势，又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。

计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。

60进制计数器，由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，从设计简便考虑，芯片选择同步十进制计数器

1.计数器设计目的

1） 每隔1s，计数器增1；能以数字形式显示时间。

2） 熟练掌握计数器的各个部分的结构。 3） 计数器间的级联。

4） 不同芯片也可实现六十进制。

2.计数器设计组成

1） 用两个74ls192芯片和一个与非门实现。

2） 当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。

3） 本设计主要设备是两个74LS160同步十进制计数器，并且由200HZ，5V电源供给。作高位芯片与作低芯片位之间级联。

4） 两个芯片间的级联。

六十进制计数器设计描述1.设计的思路

1） 芯片介绍：

74LS90计数器是一种中规模二-五-十进制异步计数器，管脚图如图所示。 R01、R02是计数器置0端，同时为1有效；R91和R92为置9端，同时为1时有效；若用A输入，QA输出，为二进制计数器；如B为输入，QB-QD可输出五进制计数器；将QA与B相连，A做为输入端，QA-QD输出十进制计数器；若QD与A输入端相连，B为输入端，电路为二-五混合进制计数器。

74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接完成清零功能。RD=0，LD=0 时，无论时钟脉冲状态如何，输入信号将立即被送入计数器的输出端，完成预置数功能。

2） 十进制可逆计数器74LS192引脚图管脚及功能表

3） 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：

图中：PL为置数端，CPu为加计数端，CPd为减计数端，TCu为非同步进位输出端， TCd为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。

4） 利用两片74ls192分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个芯片连接构成十进制计数器，另一个通过一个与门器件构成一个六进制计数器。

5） 如下图：

2.设计的实现

1） 两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS90连接而成的60进制计数器，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。高位接成了六进制计数器。当输出端为0101 的时候在下个时钟的上升沿把数据置数成0000 这样就形成了进制计数器，连个级联就成为了60进制计数器，分别可以作为秒和分记时。

2） 方案的实现：

使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。此电路可以作为简易数字时钟的分钟显示。下图为60进制计数器的总体框图。

六十进制计数器的设计与仿真1.基本电路分析设计

1） 十进制计数器（个位）电路本电路用74LS160作为十进制计数器，它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。

2） 功能表如下；

连接方式如下图：

3） 十进制计数器（十位）电路

图3 十进制计数器（十位）

4） 时钟脉冲电路

5） 置数电路

6） 进位电路

7）译码显示电路

8）选定仪器列表

仿真电路图

实训总结

1.遇到的问题及解决方法

1） 在设计过程中我查阅了大量的资料，了解了许多关于计数器设计方面的问题，进一步理解了各种元器件的使用方法。

2） 这次课程设计让我学到了很多，不仅掌握了简单的电子电路的设计与制作，也掌握了毕业设计写作的方法和格式。在制作电路时，我深深体会到连接电路时一定要认真仔细，每一步骤都要认真分析。

3） 本次课程设计也反映出很多问题，比如竞争—冒险现象是很常见的，并且消除此现象并不是很容易，尤其是对结构复杂的电路而言，往往消除了一处竞争—冒险现象，又产生了另一处，此问题需要我以后多加注意。

关于74ls90,计数器就介绍完了，您有什么想法可以联系小编。

UC3846控制芯片工作原理控制图 逆变焊机原理与用途 数字万用表电阻档测试二极管正反向没有阻值(使用万用表测量二极管的正向电阻,为什么各档) 学单片机需要学数电模电吗(学单片机要先学数电模电吗) 电工怎么选择适合自己用的万用表(电工初学者买什么样的万用表好) 单片机需要同时运行多个任务怎么办(单片机怎么同时执行多个任务) 电机保护的方案取决于负载的机械特性 绝缘电阻表正负搭接不复零位是怎么回事 短路怎么用万用表查

数电抢答器设计

555定时器及其应用

555定时器是一种中规模的集成定时器，应用非常广泛。通常只需外接几个阻容元件，就可以构成各种不同用途的脉冲电路，如多谐振荡器、单稳态触发器以及施密特触发器等。555定时器有TTL集成定时器和CMOS集成定时器，它们的逻辑功能与外引线排列都完全相同。TTL型号最后数码为555，CMOS型号最后数码为7555。

一、555的结构组成和工作原理

555定时器是一种模拟电路和数字电路相结合的器件，下图为其内部组成和引脚图。

内部电路原理图

等效逻辑图 引脚图

由图知，电路由一个分压器，两个电压比较器，一个R-S触发器，一个功率输出级和一个放电晶体管组成。

比较器A1为上比较器，由BG1~BG8组成，它是由一个NPN管的复合结构做输出级的两级差分放大器。上比较器的反相输入端固定设置在2/3VCC上，它的同相输入端⑥脚称作阈值端（或高触发端），常用来测外部时间常数回路电容上的电压。

比较器A2为下比较器，由BG9~BG13组成，它是由一个PNP管组成的复合输出级的差分放大器。上比较器的同相输入端固定设置在1/3VCC上，反向入端②脚称作触发输入端，用来启动电路。

电路中的比较器的主要功能是对输入电压和分压器形成的基准电压进行比较，把比较的结果用高电平"1 "或低电平"0" 两种状态在其输出端表现出来。

555 电路中的R-S触发器是由两个与非门交叉连接，上图中是由BG14~BG18构成。其中BG15和BG14的基极分别受上比较器和下比较器的输出端控制。A1控制R端，A2控制S端。为了使R-S 触发器直接置零，触发器还引出一个④端，只要在④端置入低电平"0"，不管触发器原来处于什么状态，也不管它输入端加的是什么信号，触发器会立即置零，即Q=O=Uo所以④端也称为总复位端。

BG18~BG21构成功率输出级，③脚为输出端，能输出最大为200mA的电流，故课直接驱动小型电机、继电器、地租扬声器等功率负荷。

BG22是复位放大器。555 电路设了一个放电开关，它就是三极管BG23。当555 电路输出端电平Uo =0 时，Q’=1, BG23处于导通状态;当输出端电平Uo =1 时，Q’=0 , BG23 处于截止状态，相当于⑦端开路。因此三极管BG23 起到了一个开关的作用。当Uo= 0 时，开关闭合，为电容提供了一个接地的放电通路;当Uo = 1 时，开关断开， ⑦端开路，电容器不能放电。

R7、R8、R9是三只精密度高的5KΩ的电阻，三只电阻构成了一个电阻分压器，为上比较器和下比较器提供基准电压，因为分压器的三个电阻是5KΩ，“555”因此而得名。

555的⑤脚称为“控制端”，它是上比较器的基准电压端。若此端外接电压源，则比较器的基准电压由外接电压源所决定，从而实现了外电压控制，如果⑤脚不接外部电压源，则上、下比较器的基准电压分别是2/3VCC和1/3VCC。若⑤脚接6伏的电压源，则上比较器的基准电压就是6伏，而下比较器的基准电压为外接电压源的一半，为3伏。如果⑤脚接一交变电压，则上比较器和下比较器的基准电压都随时间而变化，从而使外部定时元件的充放电时间也随之变化，可以起到调制的作用。当⑤脚不接外部电压时，通常接入一个0.01~0.1微法的电容至地，以防外接干扰。

⑧脚为电源正极，电源电压范围是4.5~18伏，①脚为电源负极（地）端。

工作原理：

当⑥脚电位高于2/3VCC，②脚高于1/3VCC时，上比较器输出为高电平，下比较器输出为低电平，因而R-S触发器中的BG15截止，BG14和BG16导通，Q‘高电平，③脚输出为低电平。放电晶体管BG23导通，即使⑥脚电位变低，此状态也一直保持不变，直到②脚输入触发信号。

当⑥脚电位低于2/3VCC，②脚低于1/3VCC时，A1输出为低电平，A2输出为高电平。因而Q‘为低电平，③脚输出为高电平，BG23截止。

　当⑥脚电位低于2/3VCC，②脚高于1/3VCC时，上比较器A1输出为低电平，下比较器输出为高电平，此时Q‘状态保持不变，③脚输出及BG23状态也不变。

　当当⑥脚电位高于2/3VCC，②脚低于1/3VCC时，上比较器A1输出为高电平，下比较器输出也为高电平，此时③脚输出低电平，BG23导通。

555定时器的逻辑功能

R S’ Q ⑦端

1 1 0 接地

0 0 1 开路

0 1 Q 保持

1 0 不定 不定

555定时器功能表

输入 输出

阈值输入⑥脚 阈值输入②脚 复位输入（④脚） ③脚输出 ⑦脚

× × L L 导通

<VREF1 <VREF2 H H 截止

>VREF1 >VREF2 H L 导通

<VREF1 >VREF2 H 不变 不变

>VREF1 <VREF2 H L 导通

VREF1=2/3VCC VREF2=1/3VCC

从简化的内部电路结构和逻辑功能表中可以看出，555 电路有以下几个特点:

①两个输入端触发电平的要求不同。在⑥ 输入端加上大于2/3Vcc( 或Vc)，可以把触发器置于"O"状态，即Uo = 0 。在⑥端加上小于2/3Vcc( 或VCC/2)的电压时可3以把触发器置于"1" 状态，即Uo =1。

②复位端④低电平有效，平时应为高电平。

③对于放电开关端⑦，当UO为低电平时， ⑦端接地;当Uo为高电平时， ⑦对地开路。

TTL与CMOS型的555主要参数比较

两者的比较：

CMOS型555的输出脉冲的上升沿和下降沿比TTL的要陡，变换时间短；在传输过渡时间里产生的尖峰电流小；输入阻抗比TTL型的555要高出几个数量级；驱动能力比TTL的要差。

一般来说，在要求定时长，功耗小，负载轻的场合，宜选用CMOS型的555，而在要求负载重，驱动电流大，电压高的场合，宜选用TTL型的555。

74LS175就是d触发器 74LS20就是双4输入1输出的与非门（一片集成了两个门电路） 74LS00就是集成了4个与非门 至于抢答器的电路图 阎石版的数电第4版第4章课后习题的最后一道就有设计我给你拍下来就是了。 附图： 74LS175：

74LS20：

74LS00：

电路设计图：

（第1张）

（第2张）